(54) SEMICONDUCTOR MEMORY AND MANUFACTURE THEREOF

(11) 60-54472 (A)

(43) 28.3.1985 (19) JP

(21) Appl. No. 58-162734


(22) 5.9.1983

(71) NIPPON DENKI K.K. (72) TOSHIYUKI ISHIJIMA

(51) Int. Cl<sup>4</sup>. H01L27/10,G11C11/34,H01L27/04

PURPOSE: To obtain a capacity unit which has high reliability by covering the surface of a semiconductor substrate with an insulating film, opening a hole, and forming a groove on the substrate by etching, covering the side wall of the groove with an insulating film, and increasing the thickness of the insulating film on the side wall of the groove contacted with the surface of the substrate larger than the other when burying it with a conductor as a charge storage unit.

CONSTITUTION: A thin SiO<sub>2</sub> film 12 and an Si<sub>3</sub>N<sub>4</sub> film 13 are laminated on the surface of an Si substrate 11, and a thick SiO<sub>2</sub> film 14 is formed thereon. Then, a photoresist film 15 which has a hole is formed on the prescribed region, anisotropic etching such as reaction ion etching is performed to open holes at the films 14, 13, 12, and a shallow groove A is formed on the surface layer of the substrate 11 by chemical etching. Then, a thick SiO<sub>2</sub> film 16 is formed on the side wall of the groove A by heat treatment, the film 16 on the bottom of the groove A is removed by again etching, and a deep groove A connected to the groove A in the substrate 11 is formed. Then, a thin SiO<sub>2</sub> film 17 is covered on the side wall of the groove A', and polycrystálline Si to become a conductor of a capacity unit is buried in the connected grooves A, A'.





⑩ 日本国特許庁(JP)

10 特許出願公開

## 母公開特許公報(A) 昭60-54472

@Int\_Cl\_4

識別記号

庁内整理番号

@公開 昭和60年(1985)3月28日

H 01 L 27/10 H 01 L

101

6655-5F 8320-5B

C-8122-5F

東京都港区芝5丁目33番1号

審査請求 未請求 発明の数 2 (全5頁)

◎発明の名称

半導体記憶装置およびその製造方法

頤 昭58-162734 ②特

頤 昭58(1983)9月5日 ❷出

砂発 明 者

俊 之

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 ⑪出 顋 人

石嶋

弁理士 内 原 砂代 理 人

発明の名称

半導体配位装置をよびその製造方

## 特許請求の範囲

1. 半導体基板表面に形成されその表面に絶録膜 が形成され、導体がその中に埋めとまれた隣を領 育蓄積部として用いる半導体配位装置において、 第の側面と基板袋面とが接する部分の絶談膜のう 5両の負面の部分の絶録膜かあるいは隣の問囲の 基板表面の絶数膜が桝の他の部分の絶数膜より厚 〈形成されていることを特徴とする半導体記憶装

2 半導体基板上に絶縁膜を設け、渦形成領域以 <sup>りをレジストで被り工程、異方性エッチングによ</sup> 9月記レジストをマスクとして前記絶談膜をエッ <sup>チン</sup>グしさらに前記半導体基板をエッチングして <sup>良い</sup>得を形成する工程、前記講の扱面に絶縁換を <sup>を成する工程</sup>、異方性エッチングにより前配務の 底部に形成された前配絶縁膜のみをエッチングし て前記器の側面にだけ前記絶数膜を吸し、脳出し た半導体装板をエッチングして深い構を形成する 工程、前記保い桝の表面を薄い純緑原で被り工程 を含むことを特徴とする半導体記憶装置の製造方

## 発明の詳細な説明

本発明は、電荷蓄検部である容量と絶縁ゲート 世界効果トランジスタを含んでなる半導体記憶装 僧における歯荷書検部の構造に関するものである。

惟荷の形で二進情報を貯蔵する半導体メモリセ ルはセル面積が小さいため、高集積、大容量、ノ モリセルとして汚れている。特にメモリセルとし て一つのトランジスタと一つの容員からなるノモ リセル(以下1T1Cセルと略す)は、构成要素 も少く、セル面積も小さいため高集板メモリ川ノ モリセルとして重要である。ところでメモリの高 集積化によるメモリセルサイズの耐小に伴い、1 T1Cセル構造にかける容量部面積が減少してきて

(1)

特別昭60-54472(2)

いる。そして容量部所検の減少による記憶電荷量 の減少は、耐・粒子開始、センスアンプの感度の 劣化を引き起す。

従来、とのような間別点を解決するため、メモリセル前権の紹小にもかかわらず大きな記憶容量 部を形成する方法として半導体基板内に溝を設け、 との神の側面と半導体基板間に容量に形成する方 法が知られている。

第1図に従来よく知られている、牌を用いて容 は部を形成する1 T 1 0 セルの一例を示す。 第1 例において、 3 が容量能様で反転胎 6 との間に得 い純は脱2 年設けることにより配慮容量部を形成 している。 4 はスイッチングトランジスタのゲー 下版やでワード線に接続されており、 ビット級に 接続されている拡散層 5 と反転層 6 の間の電荷の 移動を制御する。

しかしながら、従来の牌を用いて容量部を形成する1710セルはより大きな容量を確保するため容量を確保するため容量を確保するために関係を必要しているため、角付った端部での電界集中に(3)

成する工程、異方性エッチングにより前記簿の底部に形成された前記絶検膜のみをエッチングして前記簿の時面にだけ前記絶縁膜を残し蘇出した半導体系板をエッチングして深い溝を形成する工程、前記深い為の表面を背い絶縁膜で被う工程を含むことを特定とする半導体記憶装置の製造方法が得られる。

以下本発明の典型的な災施例を図面を用いて辞述する。第2図(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h) は本発明における解を用いて容量部を形成する製造プロセスを取を追って示した模式的断面図である。

第2門(a)は、P型シリコン単結晶基板 11上に薄い二酸化旺素膜 12、氧化旺素膜 13、および厚い二酸化旺素膜 14 を順次形成した後期を形成する以外の値数をレジストパターン 15 で被った状態を示す。

第2日のは、前記レジストパターン15をエッ ナングマスクとして異方性エッチング技術 例え は反応性スパッタエッチ技術を用いることにより より絶縁膜の耐圧劣化が生じるという欠点がある。 これは隣を用いて容量部を形成する1T1Ct& において信頼性上大きな問題である。

本発明は、神を用いて容量部を形成する1下1 C セル化かいて角はった端部にかける絶縁膜の計 はかが対応が上 圧劣化を防ぎ信頼性の高い容量部構造を提供する ことを目的とする。

(4)

下地の前記二酸化珪素與14、塑化珪素與13、二酸化珪素與12を顧次エッチング除去した後、前記二酸化珪素與14をもエッチングマスクとして前配シリコン蒸板11をさらにエッチングして 書のなさが0.3μm程度の投い溝入を形成しさらに無低化法により前記溝入の内膜に絶縁誤として二氢化苷素膜16を形成した状態を示す。

第2図(c)は、削述の工程と同様に異方性エッナング技術により前記二酸化珪素膜をエッチング接去し前配溝Aの側面部のみに前記二酸化珪素膜14'をエッチング支付によりが配った。 16'を致した状前配二酸化珪素膜14'をエッチング技術によりが配シリコン基板11をエッチング除去し需の保さが14m以上の深い沸A'を形成しさらに無係化法により前記器A'の表面に薄い二酸化珪素與17を形成した状態を示す。

第2図(I)は、レジスト18をウェハー全面にま 布して製面を平坦にした状態を示す。

第2 図(e)は、 異方性エッチング技術 例えば 反応性スパッタエッチ技術により前記レジスト

特別昭60-54472 (3)

18を共向よりエッチング除去してゆき前配機部に レジストを残した後、とのレジスト 18 をエッチ ングマスクとして反応性スパックエッチ技術によ り前配二酸化計 发展 1 4 よよび留化珪素膜 13 を 株去した状態を示す。

建设设置 经收益 医原生性

男 2 図(f)は、削削ホトレジスト 18'を除去状 りェハー全体に海い部化升出膜 19 および n 型不 純物 例えばリンを含んだ厚い多結晶シリコン20 を形成し機器を眺めた状態を示す。

第2四個は、前配多結晶シリコン20を製面より エッチングしてゆき前記酶が内にのみ前配多結晶 シリコンを致した後、再びn型不純物 例えばリ ンを含んだ多結晶シリコン21を全面的に形成し、 さらに容量部の財極形状を有するレジスト22を パターニングした状態を示す。

3.2 図(h)は、前配レジスト22をエッチングマスクとして前配を結晶シリコン21をエッチングして容賛取権を形成した後、ワード観に接続しているスイッチングトランジスタのゲート電極23 およびピット観に接続している拡散層24、24を

(7)

を表面よりエッチング除去してゆき前配酵部化レジストを残した後、とのレジスト 37' をエッチングマスクとして反応性スパックエッチ技術により前配二酸化非果膜 34' および留化珪素膜 33' を除去した状態を示す。

第3 図(4)は、前記ホトレジスト37 を除去後ウェハー全体に海い部化用単級38 および n 型不純 物 例えばリンを含んだ厚い多結晶シリコン39 を形成し梅部を想めた状態を示す。

第3 図(c)は、前配多結晶シリコン3 9 を要面よりエッチングしてゆき前配為内にのみ前記多結晶シリコンを残した後、内びn 型不純物 例えばリンを含んだ多結晶シリコン 40 を全面に形成し、さらに容計部の電視形状を有するレジスト 41 をパターニングした状態を示す。

33 図(I)は、前配レジスト41 をエッチングマスクとして、前配多結品シリコン40 をエッチングして移信電極を形成した後、ワード観に接続しているスイッチングトランジスタのゲート電便42 かよびピット観に接続している拡散層43 を

形成して、神内に容賛をもつ1 T 1 Cセルを形成 ・ した状質を示す。

次化本発明の他の実施例を第2図同様、第3図 を用いて詳述する.

第3図(a)は、P型シリコン単結品基板31上に 二酸化珪素膜32、留化珪素膜33、および厚い二 酸化珪素膜34を順次形成した後 海を形成する 以外の領域をレジスト35で被った状態を示す。

第3図的は、前記ホトレジスト35をエッチングマスクとして異方性エッチング技術 例えば反応性スパッタエッチ技術により下地の前配二酸化珪素膜34、窒化珪素膜33、二酸化珪素膜32を順次エッチング除去した後、前配二酸化珪素膜34をもエッチングマスクとして前配シリコン蒸板31をさらにエッチングして溝を形成し、さらに熱酸化法により溝の表面に薄い二酸化珪素膜36を形成し、次にレジスト37をウェハー全面に塗布して表面を平坦にした状態を示す。

第3 図(c)は、異方性エッチング技術 例えば反 応性スパッタエッチ技術により前記レジスト37

(8)

形成して、隣内に容力をもつITICセルを形成した状態を示す。

本発明によれば、シリコン単結品基板に済を形成し、シリコン基板と満を組めるように形成した 容量電便の間に薄い絶縁膜を設けて容量を形成する構造にかいて、溝の開口部端付近にかける説明 面の絶縁膜厚を他の桝側面に形成される絶縁膜即より厚く形成することにより、桝開口部端での電界集中による絶縁膜の耐圧劣化を防ぐことができる。このように斜側面の絶縁膜厚を二段構造にすることにより絶縁膜の耐圧劣化を防ぐことは、高集積化されたメモリにかいて高信頼性を確保する上で重要なことである。

以上述べたように本発明によれば、満を用いて容量部を形成するITICセルにおいて角はった 神開口端部における絶縁膜の耐圧劣化を防ぐこと により信頼性の高い容量部構造が容易に得られる。

図面の簡単な説明


第1図は、従来知られている論を用いて容量部

(10)

(9)

33周昭60-54472 (4)


を形成したITICセルの模式的断面図であり、 那 2 図(a)、(b)、(c)、(f)、(e)、(f)、(g)、(h)かよび第 3 図(a)、 (h)、 (c)、 (l)、 (c)、 (f)は、 本発明の実施例 をプロセスを迫って示した模式的断面図である。 「例において各配号はそれぞれ次のものを示す。 1、11、31:シリコン装板、 2、12、14、14′、 16、16′、17、32、34、34′、36:二醇化珪素膜、 3、21′、40′ ご容計電板、4、23、42:ワード級に 接続されたスイッチングトランジスタのゲート進 便、 5、24、43: ピット線に接続された拡散層、 6:反杭州、13、13′、19、33、33′、38: 数化 作業股、15、18、18′、22、37、37′、41:レジ スト、 20、21、39、40:多結晶シリコン、 24'、 43′:拟散层、A:设い牌、A′:梁い牌。





代叶人 井唯上 门 原

(11)


才 2 ②







(C)



<del>-368-</del>

